79: } else {
80: reg = in_h(ba[unit] + SCI_SCR);
81: out_h(ba[unit] + SCI_SCR, reg & ~SCI_SCR_TIE);
106: /* Clear DR & RDF bit */
107: reg = in_h(ba[unit] + SCI_FSR);
108: out_h(ba[unit] + SCI_FSR, reg & ~(SCI_FSR_DR|SCI_FSR_RDF));
131: if(unit < DEV_SER_UNITNM ) {
132: reg = in_h(ba[unit] + SCI_FSR);
133: out_h(ba[unit] + SCI_FSR, reg & ~SCI_FSR_ER); /* Clear receive error */
135:
136: reg = in_h(ba[unit] + SCI_LSR);
137: out_h(ba[unit] + SCI_FSR, reg & ~SCI_LSR_ORER); /* Clear receive error */
156:
157: reg = in_h( ba[unit] + SCI_SEMR);
158: out_h( ba[unit] + SCI_SEMR, (UH)((reg & ~SCI_SEMR_ABCS)|(speed & SCI_SEMR_ABCS)));
162: /* Clear DR & RDF bit */
163: reg = in_h(ba[unit] + SCI_FSR);
164: out_h(ba[unit] + SCI_FSR, reg & ~(SCI_FSR_DR|SCI_FSR_RDF));
252: /* Initialize status & Clear Error bits */
253: reg = in_h(ba[unit] + SCI_FSR);
254: out_h(ba[unit] + SCI_FSR, 0); /* Initialize FSR */
255: reg = in_h(ba[unit] + SCI_LSR);
256: out_h(ba[unit] + SCI_LSR, 0); /* Initialize LSR */
280: case LLD_SER_SEND:
281: reg = in_h( ba[unit] + SCI_FDR);
282: if((reg>>8) < 0x0010) {
283: out_b(ba[unit] + SCI_FTDR, (UB)parm);
284: reg = in_h(ba[unit] + SCI_SCR);
285: out_h(ba[unit] + SCI_SCR, reg | SCI_SCR_TIE);